数电期末考试复习
第一章 数字逻辑概论
模拟信号和数字信号的区别
2 8 10 16 进制的转换（包括小数的计算）
原码 反码 补码
二进制代码
BCD码（有权码，无权码）
格雷码
ASCII码
逻辑运算(7个门）
第二章 逻辑代数与硬件语言基础
逻辑代数式的化简（41和42页以及后面化简例题)
第三章 基本逻辑门电路
COMS漏级开路门和三态输出门（96-105）
技术参数 噪声容限 功耗 延时
抗干扰措施（131)
第四章 组合逻辑电路
组合逻辑电路
1.没有延时通路（反馈)
2.不含记忆原件（锁存器）
竞争和冒险的原因以及解决方案
各种器件
编码器（161-166）
译码器（167-176)
数据分配器
半加器全加器原理
第五章 锁存器和触发器
D触发器 JK触发器 T触发器（254-258)
第六章 时序逻辑电路
同步时序逻辑电路和异步时序逻辑电路
第七章 半导体存储器
上课那个表格
第八章
CPLD复杂可编程逻辑器件
FPGA现场可编程门阵列
第九章
1.单稳态触发器
2.施密特触发器
3.多谐振荡器
555定时器三个应用
第十章
AD转换器和DA转换器原理和公式
大题必考
逻辑代数式的化简(50-53)
卡诺图的化简
组合逻辑电路和时序逻辑电路设计
1.根据题目要求列真值表
2.画出卡诺图
3.写出逻辑函数化简
4.用芯片实现功能
两个芯片 74HC138 74HC151
三线八线译码器
位和字的扩展
226页4.4.27同类型
用74LVC161构成任意进制计数（课后习题复习6.5.4 6.5.13 6.5.14 6.5.15.6.5.16 )
第一次分享总结，本来是有个xmind的思维导图的，但是不太会导文件。
所以截了两张图，以后会继续分享生活所得的。
