测试在芯片产业价值链上的位置
如下图所示，一个芯片要最终完成终端产品，必须经过芯片设计、晶片制造、晶片测试、封装、成品测试、板级封装等环节。
在整个价值链中，芯片公司需要主导的环节主要是芯片的设计和测试，其余环节都可以由相应的partner主导或完成。
图(1)。
测试如何体现在设计的过程中
下图显示了设计公司进行新项目时的一般流程。 从市场需求到产品tape out进行制造，包括系统设计、逻辑设计、电路设计、物理设计，到最后投入制造。
底部栏提供了各设计阶段测试的相关考虑事项。 测试体系结构、测试逻辑设计、测试模式的产生、各种噪声/延迟/失效模式的集成，进而产生测试pattern，最后在制造完成后进行测试，分析测试数据，分析失效模式，验证研发
所以，测试本身就是设计。 这需要首先设计。 对设计公司来说，测试不亚于电路设计本身，很重要。
照片(2)。
设计公司的主要目标是根据市场需求进行芯片的研发，在整个设计过程中，需要一直考虑测试相关的问题。 主要有以下理由。
1 )随着芯片复杂度的提高，芯片内部的模块不断增加，制造工艺也越来越先进，相应的故障模式不断增加。 如何完整有效地测试整个芯片，增加了设计过程中需要考虑的比重。
2 )设计、制造甚至测试本身都会带来一定的失效。 根据如何保证经过设计处理的芯片达到设计目标、如何保证制造的芯片所要求的成品率、如何确保测试本身的质量和有效性，为客户提供符合产品标准质量的合格产品，在设计开始的最初就要考虑测试计划
3 )成本考虑。 越早发现失效，越能减少无谓的浪费； 设计和制造冗馀性越高，越能提供最终产品的成品率； 同时，如果能得到更多有意义的测试数据，反而能为设计和制造方面提供有用的信息，后者能有效地分析失效模式，改善设计和制造的成品率。
测试的各种
芯片有两种测试、采样测试、生产全测试。
设计中的验证测试、芯片可靠性测试、芯片特性测试等采样测试都是抽样测试，主要目的是验证芯片是否符合设计目标。 例如，验证测试是从功能上验证是否满足设计目标，可靠性测试是确认最终芯片的寿命和对环境的一定鲁棒性，特性测试是验证设计的冗馀性。
这里主要想和大家分享生产全部测试的测试。 这需要100%的全部测试。 这个测试是取出缺陷，分离次品和良品的过程。 该测试在芯片价值链中按阶段分为晶片测试和最终测试(也称为FT、封装测试或成品测试)，是上图(1)的红色部分。
测试相关的各种名词：
ate———- -自动测试设备是高性能计算机控制的设备集合，可以实现自动化测试。
Tester———测试器由电子系统组成，这些系统产生信号，建立适当的测试模式，正确顺序，使用它们驱动芯片本身，抓住芯片的输出反馈，或
测试程序- -测试器是通过执行一系列称为测试器的指令来控制测试硬件的测试程序。
DUT——–deviceundertest，等待测试的设备统称为测试系统，等待测试的设备称为dut。
晶片、单独的die和封装的芯片—-如下图(3)所示
照片(3)。
Wafer是指晶片，它由Fab生产，芯片(die )规则地放置在其上，根据die的具体面积，一片晶片可以承载几百几千到几万个芯片(die )。
Package Device是一个打包的芯片，根据最终APP应用的需要有多种形式。 这一部分由芯片产业价值链内的封装工厂进行。
测试系统的基本工作机制：
照片(4)。
编写程序，使测试仪生成任意类型的信号，多个信号一起构成测试模式或测试矢量，在时间轴的某一点上对DUT应用测试矢量，将DUT生成的输出反馈给测试仪的设备测量参数，测量结果和测试仪
配测试机中的“编程值”，那么这颗DUT就会被认为是好品，反之则是坏品，按照其失效的种类进行记录。
晶圆测试(wafer test,或者CP-chip probering)：
就是在图（3）中的晶圆上直接进行测试，下面图中就是一个完整的晶圆测试自动化系统。
Prober— 与Tester分离的一种机械设备，主要的作用是承载wafer，并且让wafer内的一颗die的每个bond pads都能连接到probe card的探针上，并且在测试后，移开之前的接触，同时移动wafer，换另外的die再一次连接到probe card的探针上，并记录每颗die的测试结果。
图（４）
Probe Card—乃是Tester与wafer上的DUT之间其中一个连接介面，目的在连接Tester Channel 与待测DUT。大部分为钨铜或铍铜，也有钯等其他材质；材质的选择需要高强度、导电性及不易氧化等特性，样子如下面图（5）所示。
图（5）
当 probe card 的探针正确接触wafer内一顆 die的每个bond pads后, 送出start信号通过Interface给tester开始测试, tester完成测试送回分类讯号 ( End of test) 给Prober, 量产時必須 tester 与 prober 做连接(docking) 才能测试。
最终测试(FT,或者封装测试)：
就是在图（3）中的Package Device上进行测试.下图就是一个完整的FT的测试系统。对比wafer test，其中硬件部分，prober换成了handler，其作用是一样的，handler的主要作用是机械手臂，抓取DUT，放在测试区域，由tester对其进行测试，然后handler再根据tester的测试结果，抓取DUT放到相应的区域，比如好品区，比如坏品1类区，坏品2类区等。
图（6）
而probe card则换成了load board,其作用是类似的，但是需要注意的是load board上需要加上一个器件—Socket,这个是放置package device用的，每个不同的package种类都需要不同的socket，如下面图（7）所示，load board上的四个白色的器件就是socket。
图（7）
Handler 必须与 tester 相结合(此动作叫 mount 机)及接上interface才能测试, 动作为handler的手臂将DUT放入socket，然后 contact pusher下压, 使 DUT的脚正确与 socket 接触后, 送出start 讯号, 透过 interface 给 tester, 测试完后, tester 送回 binning 及EOT 讯号; handler做分类动作。
如何进行一个产品的测试开发
各种规格书：通常有三种规格书，设计规格书、测试规格书、产品规格书。
设计规格书，是一种包含新电路设计的预期功能和性能特性的定义的文档，这个需要在设计项目启动阶段就要完成，通常由市场和设计人员共同完成，最终设计出来的产品的实际功能和性能需要和设计规格书的规定进行比较，以确认本次设计项目的完成度。
测试规格书，其中包含详细的逐步测试程序、条件、方法，以充分测试电路，通常由设计人员和产品验证工程师在设计过程中完成。
产品规格书，通常就是叫做datasheet，由设计公司对外发布的，包含了各种详细的规格、电压、电流、时序等信息。
测试计划书：就是test plan,需要仔细研究产品规格书，根据产品规格书来书写测试计划书，具体的需要包含下面这些信息：
a)DUT的信息，具体的每个pad或者pin的信息，CP测试需要明确每个bond pads的坐标及类型信息，FT测试需要明确封装类型及每个pin的类型信息。
b)测试机要求，测试机的资源需求，比如电源数量需求、程序的编写环境、各种信号资源数量、精度如何这些，还需要了解对应的测试工厂中这种测试机的数量及产能，测试机费用这些。
c)各种硬件信息，比如CP中的probe card, FT中的load board的设计要求，跟测试机的各种信号资源的接口。
d)芯片参数测试规范，具体的测试参数，每个测试项的测试条件及参数规格，这个主要根据datasheet中的规范来确认。类型与下面图（8）这样
图（8）
e)测试项目开发计划，规定了具体的细节以及预期完成日期，做到整个项目的可控制性和效率。
测试项目流程：桃芯科技目前量产的是BLE的SOC产品，里面包含了eflash、AD/DA、 LDO/BUCK、RF等很多模块，为了提供给客户高品质的产品，我们针对每个模块都有详细的测试，下面图（9）是我们的大概的项目测试流程：
图（9）
Open/Short Test: 检查芯片引脚中是否有开路或短路。
DC TEST: 验证器件直流电流和电压参数
Eflash TEST: 测试内嵌flash的功能及性能，包含读写擦除动作及功耗和速度等各种参数。
Function TEST: 测试芯片的逻辑功能。
AC Test: 验证交流规格，包括交流输出信号的质量和信号时序参数。
Mixed Signal Test: 验证DUT数模混合电路的功能及性能参数。
RF Test: 测试芯片里面RF模块的功能及性能参数。