数电

• 数码和码制
• • 几种常用的数制
  • 不同数制之间的转换
  • 二进制算数运算
  • 几种常用的编码
• 逻辑代数基础
• • 逻辑代数中的三种基本运算
  • 逻辑代数的基本公式和常用公式
  • 逻辑代数的基本定理
  • 逻辑函数及其表示方法
  • 逻辑函数的化简方法
  • 具有无关项的逻辑函数及其化简
  • 多输出逻辑函数的化简
  • 逻辑函数形式的变换
• 门电路
• • 半导体二极管门电路
  • CMOS门电路
  • 123
• 组合逻辑电路
• • 概述
  • 组合逻辑电路的分析方法、设计方法
  • 若干常用的组合逻辑电路–编码器
  • 译码器
  • 显示译码器
  • 数据选择器
  • 加法器
  • 数值比较器
  • 组合逻辑电路中的竞争-冒险现象
• 半导体存储电路
• • 概述
  • SR锁存器
  • 触发器
  • 寄存器
  • 存储器
• 时序逻辑电路
• • 概述
  • 时序逻辑电路的分析方法
  • 若干常用的时序逻辑电路
  • • 移位寄存器
    • 计数器
  • 时序逻辑电路的设计方法
• 脉冲波形的产生和整型
• • 概述
  • 施密特触发器
  • 单稳态触发器
  • 多谐振荡器
  • 555定时器及其应用

数码和码制

几种常用的数制

十进制
二进制
八进制
十六进制

不同数制之间的转换

1.二进制、八进制和十六进制—十进制
2.十进制—二进制
整数部分除基取余，小数部分乘基取整。
3.二进制—八进制、十六进制
4.十进制—八进制
十进制–二进制–八进制

二进制算数运算

1.二进制算数运算特点
逢二进一，借一当二。
2.原码：带符号位的二进制数码称为原码
符号位：二进制数码前面加一位符号位，“1”表示负数，“0”表示正数。
3.反码
求法：正数的反码—与原码相同；
负数的反码—负数的原码除了符号位外的数值部分按位取反
4.补码
（1）模（模数）的概念：把一个事物的循环周期的长度，叫做这个事件的模或模数。
（2）补码求法：
正数补码—与原码相同；
负数补码—符号位为“1”，数值位按位取反加“1”，即“反码加1”。
（3）“0”的补码（00000000）_B
（4）已知补码求原码：正数补码原码相同；负数数值位取反加“1”。

几种常用的编码

逻辑代数基础

逻辑代数中的三种基本运算

1.与（AND）
与运算、逻辑乘、逻辑与
Y=AB

2.或（OR）
或运算、逻辑加、逻辑或
Y=A+B

3.非（NOT）
逻辑非、逻辑求反
Y=A’
4.与非（NAND）
Y=(AB)’
5.或非（NOR）

Y=(A+B)’
6.与或非运算

Y=(AB+CD)’
7.异或运算
8.同或运算

逻辑代数的基本公式和常用公式

逻辑代数的基本定理

1.代入定理
2.反演定理
若已知逻辑函数Y的逻辑式，则只要将Y式中所有的“.”换为“+”，“+”换为“.”，常量“0”换成“1”，“1”换成“0”，所有原变量（不带非号）变成反变量，所有反变量换成原变量，得到的新函数即为原函数Y的反函数（补函数）Y’。利用反演定理可以求一个逻辑函数的反函数。
注：（1）变换中必须保持括号–与–或的顺序；
（2）不是单个变量的“非号”要保留不变。
3.对偶规则

逻辑函数及其表示方法

1.逻辑真值表
2.逻辑函数式
3.逻辑图法
4.波形图法
5.各种表示方法间的相互转换
（1）真值表与逻辑函数式的相互转换
由真值表写出逻辑函数式
由逻辑函数式写出真值表
将输入变量所有取值组合，代入逻辑函数式，得输出的值，并以表的形式表示出来。
（2）逻辑式—逻辑图的相互转换
用图形符号代替逻辑式中的逻辑运算符；从输入到输出逐级写出每个通行符号对应的逻辑运算式。
（3）波形图—真值表相互转换
波形图–输出值–真值表
6.逻辑函数的两种标准型（标准与或式和标准或与式）
（1）最小项
定义：若n个变量组成的与项中，每个变量均以原变量或反变量的形式出现一次且仅出现一次，则称该“与项”为n个变量的最小项。
最小项的编号：把使该最小项为1的取值组合视作二进制数，则相应的十进制数作为最小项的编号。用m_N表示。如ABC’=1·1·0’=m₆。
（2）逻辑函数的标准与或式型–最小项之和标准型
如：Y（A，B）=m₀+m₃。
特点：式子为乘积和的形式；不一定包含所有的最小项，但每一项必须为最小项。

逻辑函数的化简方法

1.公式法
（1）合并项法；
（2）消因子法；A+A’B=A+B;
（3）配项法；
（4）消项法；AB+A’C+BC=AB+A’C。
2.卡诺图化简法
二变量卡诺图
三变量卡诺图
四变量卡诺图

具有无关项的逻辑函数及其化简

1.约束项：在逻辑函数中，输入变量的取值不是任意的，受到限制。对输入变量取值所加的约束称为约束，被约束的项称为约束项。
2.任意项：在逻辑函数中，输入变量的取值是1和0都可以，对电路功能没有影响，叫做任意项。
3.无关项：将约束项和任意项统称为无关项。即把这些最小项是否写入卡诺图对逻辑函数无影响。

多输出逻辑函数的化简

逻辑函数形式的变换

逻辑函数—卡诺图—化简

门电路

半导体二极管门电路

1.二极管的开关特性
2.二极管与门
3.二极管或门
4.二极管构成的门电路的缺点
（1）电平有偏移
（2）带负载能力差
所以只用于IC内部电路

CMOS门电路

1.MOS管的开关特性
2.MOS管的基本开关电路
当V_I=V_IL<V_GS（th）→T截止→V_O=V_OH≈V_DD；
当V_I=V_IH>V_GS（th）→T导通→V_O=V_OL≈0；
所以MOS管D-S间相当于一个受V_I控制的开关。
3.CMOS反相器的电路结构和工作原理
（1）电路结构

（2）电压、电流传输特性
4.输入噪声容限
在V_I偏离V_IH和V_IL的一定范围内，V_O基本不变；在输出变化允许的范围内，允许输入的变化范围称为输入噪声容限。
可以通过提高V_DD来提高噪声容限。
5.CMOS反相器的静态输入特性

123

组合逻辑电路

概述

1.组合逻辑电路的特点
任一时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。
2.逻辑功能的描述
逻辑函数、逻辑图、真值表。
3.在电路结构上信号的流向都是单向的，没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路，不含记忆元件。但由于门电路有延时，故组合逻辑电路也有延迟时间。

组合逻辑电路的分析方法、设计方法

1.分析方法
分析的步骤：
（1）由所给电路写出输出端的逻辑式；
（2）将所得的逻辑式进行化简；（卡诺图）
（3）由化简后的逻辑式写出输出输入的真值表；
（4）由真值表分析电路的逻辑功能，即是做什么用的。
2.设计方法
组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单的逻辑电路。所谓的最简就是指实现的电路所用的器件最少、器件的种类最少、器件之间的连线最少。
设计的步骤：
（1）进行逻辑抽象；
（2）写出逻辑函数式；
（3）选定器件的类型；
（4）将逻辑函数化简或变换成适当的形式；
（5）根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。

若干常用的组合逻辑电路–编码器

1.普通编码器
8线-3线编码器
特点：任何时刻只允许输入一个编码信号
2.优先编码器
普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码。
下面以8线-3线优先编码器74HC148为例，其逻辑符号为图所示：
8线-3线优先编码器（设I₇优先权最高，…，I₀优先权最低）其真值表如图所示：

说明：
（1）当S’=1时，编码器不能工作；当S’=0时，编码器可以工作；
（2）当S’=0，编码器有输入时，则优先级高的信号优先编码，但在比这个信号优先权高的输入信号必须为高电平，比这个信号优先级低的，可以是高电平有也可以是低电平。
例题：用两片74HC148接成16线-4线优先编码器，将A₀’-A₁₅’16个低电平输入信号编为0000-1111 16个4位二进制代码，其中A₁₅’的优先级最高，A₀’的优先级最低。
第一片为高优先权，只有（1）无编码输入时，（2）才允许工作
3.二—十进制优先编码器

译码器

1.二极管与门阵列构成的3位二进制译码器
称为最小项译码器。

2.中规模集成译码器74HC138

（1）当附加控制端S1=0S_1=0S1​=0或S2′+S3′=1S_2'+S_3'=1S2′​+S3′​=1时，译码器被禁止工作，输出端状态全为高电平；
（2）当S1=1S_1=1S1​=1，S2′+S3′=0S_2'+S_3'=0S2′​+S3′​=0时，译码器处于工作状态。
例：用两片3线-8线译码器74HC138组成4线-16线译码器。

3.二-十进制译码器（74HC42）
4.用译码器设计组合逻辑电路

显示译码器

1.LED半导体数码管

2.七段译码显示器

3.BCD七段字符显示译码器

数据选择器

1.二选一数据选择器

2.四选一数据选择器

加法器

1.一位加法器
（1）半加器：只考虑两个1位二进制数相加，不考虑低位的进位。

（2）全加器
全加器除了加数和被加数外，还要考虑低位的进位。

2.多位加法器

数值比较器

1.一位数值比较器

2.多位数值比较器
比较两个8位二进制数的大小

组合逻辑电路中的竞争-冒险现象

1.形成原因
（1）竞争：把门电路的两个输入信号同时相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象称为竞争。
冒险：数字电路在某瞬间可能出现非预期信号的现象。
竞争不一定产生冒险，竞争冒险通常表现为毛刺。
（2）电压尖峰（电压毛刺）：对于与门，若稳态时，A=1，B=0或A=0，B=1时，输入皆为Y=0。但在信号的传输过程中，由于门的传输时间不同，造成在时间△t内，出现A和B同时高于VIL(max)V_{IL(max)}VIL(max)​，这样在输出端产生了很窄的脉冲，即Y=1，称为电压尖峰。

（3）竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象就叫竞争-冒险。
2.检查方法
（1）如果输出端门电路的两个输入信号A和A’是输入变量A经过两个不同的传输途径而来，则当输入变量A的状态发生突变时输出端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定条件下能简化成Y=A+A’或Y=AA’，则可判定存在竞争-冒险现象。
（2）计算机辅助分析
（3）实验的方法
3.消除方法
（1）接入滤波电容：在门电路的输出端并接一个很小的滤波电容，通常为几十到几百皮法。此方法简单易行，但使得输出波形变差。
（2）引入选通脉冲：门电路的输入要受选通脉冲的控制。
（3）修改逻辑设计：采用增加冗余项的方法。

半导体存储电路

概述

1.存储单元：能够存储1位二值信号的基本单元电路。
存储单元包括静态和动态两种，静态由门电路组成，包括触发器和锁存器等，不断电数据一直保持。
动态存储单元是利用电容的电荷存储效应来存储数据，需要定时刷新，电路结构简单。
2.寄存器：用于存储一组数据的存储电路叫寄存器。
3.存储器：用于存储大量数据的存储电路叫寄存器。

SR锁存器

1.与非门组成SR锁存器
低电平有效
与非门SR锁存器特性表
2.或非门组成SR锁存器
高电平有效
或非门SR锁存器状态表

3.动作特点
在任何时刻，输入都能直接改变输出的状态。

触发器

锁存器加上触发信号就构成了触发器，在数字系统中，常常要求某些存储单元在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信号。
触发器就是存储元件，通常在不断电的条件下长期保持一个二进制状态，直到有输入信号引导它转换到另一个状态为止。
1.电平触发的触发器
2.动作特点
在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。
同步RS触发器在CLK=1期间，输出状态随输入信号S、R的变化而多次翻转，即存在空翻现象，降低电路的抗干扰能力。实际应用中要求触发器在每个CLK信号作用期间状态只能改变一次。另外S和R的取值收到约束，即不能同时为1。
3.电平触发的D触发器（D锁存器）
4.脉冲触发的触发器
（1）脉冲触发的SR触发器
在CLK=1时，主触发器按S、R变化，从而触发器保持状态不变；在CLK由1→0（下降沿），主触发器保持，从触发器随主触发器的输出状态只可能改变一次。
虽然保证每个时钟周期触发器只能翻转一次，但还有约束状态S=1 R=1，另外，主触发器在CLK=1期间可以多次翻转。
（2）主从JK触发器
为了使主从SR触发器消除约束项，则将输出端Q和Q’反馈到输入端，这种触发器称为JK触发器。

在有些集成触发电路中，输入端J和K不止一个，这些输入端是与的关系。
（3）脉冲触发方式的动作特点
主从JK触发器在CLK=1期间，主触发器只可能翻转一次，因为收到反馈来的输出端的影响，故在CLK=1期间若输入发生变化时，要找出CLK下降沿来到前的Q状态，决定Q*。

5.边沿触发器
（1）用两个电平触发D触发器组成的边沿触发器
当CLK=0，触发器状态不变，FF1FF_1FF1​输出状态与D相同；当CLK=1，即上升沿，触发器FF1FF_1FF1​状态与前沿到来之前的D状态相同并保持（因为CLK1=0CLK_1=0CLK1​=0）。而与此同时，FF2FF_2FF2​输出Q的状态被置成前沿到来之前的D的状态，而与其它时刻D的状态无关。
（2）利用CMOS传输门的边沿触发器

寄存器

可寄存一组二进制数码的逻辑条件叫寄存器，是由触发器构成的，只要有置位和复位功能，就可以做寄存器。一个触发器可以存1位二进制代码，故N为二进制代码需要N个触发器。
1.74LS75
74LS75是由同步SR触发器构成的电平触发的D触发器构成的，在CP=1期间，输出会随D的状态而改变。
2.74HC175
74HC175为由CMOS边沿触发器构成的4位寄存器。
此寄存器为并行输入/并行输出方式，在CLK上升沿时，将D0D3D_0~D_3D0​ D3​数据存入，与此前后的D状态无关，而且有异步置零（清零）功能。

存储器

1.分类
随机存储器–RAM
只读存储器–ROM
2.存储器的扩展
（1）位扩展方式
字数够用，位数不够用
1024×4位RAM扩展成1024×8位
（2）字扩展方式
位数够用，字数不够用，扩展成字数更多的存储器，需要的地址线就多。
4片256×8位的RAM接成一个1024×8位的RAM

时序逻辑电路

概述

1.时序逻辑电路：在任意时刻输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。
2.时序逻辑电路特点：
（1）包含组合逻辑电路和存储电路两个部分；
（2）存储电路的输出状态必须反馈到组合逻辑电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。
3.时序逻辑电路的分类
（1）根据触发器动作特点可分为同步时序逻辑电路、异步时序逻辑电路；
（2）根据输出信号的特点可分为米利型和穆尔型。

时序逻辑电路的分析方法

同步时序逻辑电路分析步骤：
（1）写驱动方程和输出方程；（J=?K=?）
（2）写状态方程；（把驱动方程带到触发器特征方程中）
（3）写输出方程；
（4）根据状态方程和输出方程画状态转化图检查自启动。

异步时序逻辑电路分析步骤：
（1）写驱动方程和输出方程；（J=?K=?）
（2）写状态方程；（把驱动方程带到触发器特征方程中）
（3）写输出方程；
（4）各触发器的时钟信号；
（5）状态转换表–状态转化图；

若干常用的时序逻辑电路

移位寄存器

移位寄存器具有数码存储、移位功能，可以寄存代码、实现数据的串行-并行转换、数值运算以及数据处理等。
1.由D触发器构成的4位移位寄存器
在CLK上升沿到达时，各触发器按前一级触发器原来的状态翻转。
从高位依次向低位输入。
2.由JK触发器构成的移位寄存器
JK触发器的寄存实在移位脉冲CLK下降沿发生的。
3.74LS194

4.74LS194A

计数器

1.同步计数器
3.可逆计数器（74LS191）
4.顺序脉冲发生器
5.序列信号发生器
任意进制计数器的构成方法：
M<N：在N进制计数器的顺序计数过程中，若设法使之跳过（N-M）个状态，就可以得到M进制计数器了，有置零法（复位法）和置数法（置位法）。

时序逻辑电路的设计方法

步骤：
（1）逻辑抽象，得出电路的转换图或状态转换表；
确定输入输出变量、给出状态转换图、给出状态表、写出输出端的状态方程、
（2）状态化简
若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等效状态。等效状态可以合并，这样设计的电路状态数少，电路越简。
（3）状态分配（状态编码）
（4）选定触发器的类型，求出电路的状态方程、驱动方程和输出方程
（5）根据得到的方程式画出逻辑图
（6）检查设计的电路能否自启动

脉冲波形的产生和整型

概述

1.产生矩形脉冲的途径
（1）利用各种形式的多谐振荡器电路
（2）通过各种整形电路把已有的周期性变化波形变换成符合要求的矩形脉冲
2.矩形脉冲特性的描述

施密特触发器

1.工作原理
VT+V_{T_+}VT+​​：正向阈值电压；VT+=R1+R2R2VTHV_{T_+}=\frac{R_1+R_2}{R_2}V_{TH}VT+​​=R2​R1​+R2​​VTH​
VT−V_{T_-}VT−​​：负向阈值电压；VT−=(1−R1R2)VTHV_{T_-}=(1-\frac{R_1}{R_2})V_{TH}VT−​​=(1−R2​R1​​)VTH​
ΔVT\Delta V_TΔVT​：回差电压；
VTHV_THVT​H：CMOS门的阈值电压。
2.施密特触发电路的主要特点：
输入信号在上升和下降过程中，电路状态转换的输入电平不同电路状态转换有正反馈过程，使输出波形边沿变陡。
3.施密特触发电路的应用：
（1）用于波形转换
边沿变化缓慢的周期信号→边沿陡峭的矩形脉冲；
（2）用于鉴幅
将一系列幅值不同的脉冲信号，其中幅度大于正向阈值电压的幅度鉴别出来；
（3）用于脉冲整形

单稳态触发器

1.特点：
（1）有稳态和暂稳态两个不同的工作状态；
（2）在外界触发脉冲的作用下，能从稳态翻转到暂稳态。在暂稳态维持一段时间以后，再自动返回稳态；
（3）暂稳态维持时间的长短取决于电路本身参数，与触发脉冲的宽度和幅度无关。
2.应用：脉冲整形、延时、定时等。
3.微分型单稳态触发器

4.积分型单稳态触发器

5.两种稳态触发器的比较
（1）微分型：输出波形比较理想、前后沿比较陡，因为有正反馈存在，但抗干扰能力差；
（2）积分型：抗干扰能力强，但输出波形比较差，而且要求输入触发脉冲的宽度要大于输出脉冲宽度。

多谐振荡器

555定时器及其应用

1：接地端
2：低电平触发端
3：输出端
4：复位端
5：电压控制端
6：高电平触发端
7：放电端
8：电源端