一般来说，底板千兆网大多选择RGMII和SGMII两种接口，也有可以扩展更多网络端口的QSGMII接口。
本文主要介绍前两种常用的千兆位网络接口。 通过直观比较这两个接口的引脚侧差异，适合于建立初步的图像，以便初学者可以很快了解RGMII和SGMII的布线侧差异。
首先，我们简单介绍一下RGMII这个接口。
RGMII均采用4位数据接口，工作时钟为125MHz，在上升沿和下降沿同时传输数据，因此传输速率可以达到1000Mbps。
首先是硬件底板的连接图。 首先，PHY芯片的AR8031的硬件布线图：
其次是网片和PHY芯片的模式选择针和PHY地址的接线图。
请参阅AR8031数据手册，首先查看硬件的定义。
可以看到，该接口的针脚数为12个。
发送方如下
n GTX_CLK :发送侧参考时钟
n TXD[0:3] :发送数据端子
n TX_EN :发送控制端子
向TX_EN信号线传输TX_EN和TX_ER两种信息，在GTX_CLK的上升沿发送TX_EN，在下降沿发送TX_ER。
注：千兆速率将向PHY提供GTX_CLK信号，而TXD、TXEN和TXER信号将与该时钟信号同步。 否则，PHY以10/100M的速度提供TXCLK时钟信号，其他信号与该信号同步。 工作频率为25MHz(100m网络)或2.5MHz ) 10m网络)。
接收方如下
n RX_CLK :接收侧参考时钟
n RXD[0:3] :接收数据端子
n RX_DV :接收控制端子
其余的一个是名为MDIO接口的管理配置接口，有两条线。
n MDC :时钟线
n MDIO :数据线(双向) )
RGMII是嵌入式开发板上常见的千兆以太网接口连接方法，但随着近年来Serdes接口的广泛应用，使用两对差分线(如SGMII )传输数据与RGMII接口相比，SGMII接口的引脚数少，对应的时钟频率也高。
对这个接口进行简单的说明。
SGMII即Serial GMII、串行GMII收发各一对差动信号线，时钟频率为625MHz，在时钟信号的上升沿和下降沿都进行采样。
首先是硬件底板的连接图。
其次是网片和PHY芯片的模式选择针和PHY地址的接线图。
请参阅AR8031数据手册，首先查看硬件的定义。
可以看到，该接口镑有4个，收发各对差动信号线。
参考时钟RX_CLK由PHY提供，是可选的，主要在MAC端没有时钟时使用。 通常，不使用RX_CLK，而是可以通过发送和接收从数据中恢复时钟。
其实大部分MAC芯片的SGMII接口都是SerDes接口(物理完全兼容，只需要配置寄存器)，直接外接光模块，不需要PHY层芯片。 此时，时钟速率仍然为625MHz，但此时，与SGMII接口不同，SGMII接口速率被提高到1.25Gbps，是因为插入了控制信息。 另一方面，SerDes端口速率上升是因为进行了8B/10B转换。 本来，8B/10B转换是PHY芯片的工作，在SerDes接口中，外面没有连接PHY芯片，所以此时8B/10B转换是通过MAC芯片完成的。 8B/10B变换的主要作用是扰码，使得信号中不出现过长的连“0”和连“1”，影响时钟信息的提取。
————
以上是攻城狮分享给大家的关于千兆以太网的RGMIISGMII分析的内容。 希望看到成果，问题共同进步，通过飞来飞去的技术支持和共享获得更多知识。
本文转载自“飞凌嵌入式官网”
359 www.for linx.com/article -新建- c 22/364.html
加导师QQ一天赚500择针和PHY地址的接线图。
请参阅AR8031数据手册，首先查看硬件的定义。
可以看到，该接口镑有4个，收发各对差动信号线。
参考时钟RX_CLK由PHY提供，是可选的，主要在MAC端没有时钟时使用。 通常，不使用RX_CLK，而是可以通过发送和接收从数据中恢复时钟。
其实大部分MAC芯片的SGMII接口都是SerDes接口(物理完全兼容，只需要配置寄存器)，直接外接光模块，不需要PHY层芯片。 此时，时钟速率仍然为625MHz，但此时，与SGMII接口不同，SGMII接口速率被提高到1.25Gbps，是因为插入了控制信息。 另一方面，SerDes端口速率上升是因为进行了8B/10B转换。 本来，8B/10B转换是PHY芯片的工作，在SerDes接口中，外面没有连接PHY芯片，所以此时8B/10B转换是通过MAC芯片完成的。 8B/10B变换的主要作用是扰码，使得信号中不出现过长的连“0”和连“1”，影响时钟信息的提取。
————
以上是攻城狮分享给大家的关于千兆以太网的RGMIISGMII分析的内容。 希望看到成果，问题共同进步，通过飞来飞去的技术支持和共享获得更多知识。
本文转载自“飞凌嵌入式官网”
359 www.for linx.com/article -新建- c 22/364.html
支付宝扫一扫
微信扫一扫
